Family list

5 application(s) for: JP2000331477

SEMICONDUCTOR INTEGRATED CIRCUIT

Inventor: MATSULYOSHINORI Applicant: NIPPON ELECTRIC CO

EC: G11C7/10P IPC: G06F12/08; G11C7/10; G11C11/401; (+16)

Publication info: JP2000331477 (A) — 2000-11-30 JP3358612 (B2) — 2002-12-24

SEMICONDUCTOR INTEGRATED CIRCUIT

Inventor: MATSUI YOSHINORI Applicant: NIPPON ELECTRIC CO

EC: IPC: G11C11/417; G11C11/401; G11C11/407;

(+15)

Publication info: JP2002184185 (A) — 2002-06-28 JP4002418 (B2) — 2007-10-31

Semiconductor integrated circuit device

Inventor: MATSUI YOSHINORI [JP] Applicant: NIPPON ELECTRIC CO [JP]

EC: G11C7/10P IPC: G06F12/08; G11C7/10; G11C11/401; (+10)

Publication info: US6343046 (B1) -- 2002-01-29

Semiconductor integrated circuit device

Publication info: US2002015349 (A1) -- 2002-02-07

US6535448 (B2) - 2003-03-18

Semiconductor integrated circuit device

Publication info: US2002154564 (A1) - 2002-10-24

US6690615 (B2) - 2004-02-10

Data supplied from the esp@cenet database -- Worldwide

Also published as:

JP3358612 (B2)

SUS6343046 (B1)

SEMICONDUCTOR INTEGRATED CIRCUIT

Publication number: JP2000331477 (A)

Publication date: 2000-11-30

Inventor(s): MATSUI YOSHINORI
Applicant(s): NIPPON ELECTRIC CO

Classification:

- international: G06F12/08; G11C7/10; G11C11/401; G11C11/409; G11C11/41;

G11C11/417; G06F12/08; **G06F12/08**; **G11C7/10**; **G11C11/401**; **G11C11/409**; **G11C11/41**; **G11C11/417**; G06F12/08; (IPC1-7): G11C11/401; G06F12/08; G11C11/409; G11C11/41;

G11C11/417


- European: G11C7/10P

Application number: JP20000023185 20000131

Priority number(s): JP20000023185 20000131; JP19990069309 19990315

Abstract of JP 2000331477 (A)

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit capable of efficiently executing data transfer between a main memory part and a sub memory part operated at different operating voltages and also operating stably while efficiently suppressing noise produced internally, SOLUTION: A semiconductor integrated circuit, which has a main memory part 101 and a sub memory part 102 functioning as a cache memory and is constituted so that bidirectional data transfer is possible through a data transfer bus line 150 provided between the main memory part 101 and the sub memory part 102, is provided with a data transfer bus line pre-charge power source circuit 154 feeding voltage lower than the power source voltage fed to the main memory part 101 to the data transfer bus line 150 during non data transfer period.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁(JP)

(四)公開特許公報(A)

号番關公園出稿件(11)

(P2000-331477A) (43) 公開日 平成12年11月30日(2000.11.30)

(51) Int.Cl. 藏界記号 FI(参考) GHC 11/401 G11C 11/34 371 \mathbb{Z} G06F 12/08 GOGF 12/08 8 GHC 11/41 G110 11/34

11/417 305 11/409 354 R

審査請求 有 請求項の数14 OL (全28頁)

(71)出願人 000004237 (21)出願番号 特願2000-23185(P2000-23185)

日本電気株式会社

(22)出願日 平成12年1月31日(2000,1.31) 東京都港区芝五丁目7番1号

(72)発明者 松井 義徳

(31) 優先権主張番号 特顯平11-69309 東京都港区芝五丁目7番1号 日本電気株 (32)優先日 平成11年3月15日(1999.3.15)

式会社内

(33)優先権主張国 日本(JP) (74)代理人 100108578


弁理士 高橋 韶男 (外3名)

(54) 【発明の名称】半導体集積回路装置

(57)【要約】

【課題】 異なる動作電圧で動作する主記憶部と副記憶 部とのデータ転送を効率的に行うことができ、しかも内 部で発生するノイズを有効に抑えながら安定的に動作す ることができる半導体集積回路装置を提供する。

【解決手段】 主記憶部101とキャッシュメモリとし て機能する副記憶部102とを有し、主記憶部101と 前記制記憶部との間に設けられたデータ転送バス線15 0を介して双方向のデータ転送が可能なように構成され た半導体集積回路装置であって、非データ転送時に、主 記憶部101に供給する電源電圧より低いレベルの電圧 をデータ転送バス線150に対して供給するデータ転送 バス線プリチャージ電源回路154を備える。



【特許請求の範囲】

【請求項1】 主記憶部とキャッシュメモリとして機能 する制記憶部とを有し、前記主記憶部と前記制記憶部と の間に設けられたデータ転送パス線を介して双方向のデ ータ転送が可能なように構成された半導体集積回路装置 であって、

非データ転送時に、前記主記憶部に供給する電源電圧より低いレベルの電圧を前記データ転送バス線に対して供給する電源手段を具備することを特徴とする半導体集積回路装置。

【請求項2】 前記主記憶部に設けられたセンスアンプ 国路と、

前記センスアンプ国路を制御するセンスアンプ部制御団 路とを備え、

前記センスアンブ部制御回路は、前記センスアンブ回路 と前記データ転送バス線を接続する接続回路に対し、前 記主記憶部地の前記測記憶部へデータを転送する場合に は主記憶部電源レベルを供給し、前記測記憶部から前記 主記憶部へデータを転送する場合には前記主記憶部電源 レベルを昇圧した主記憶部料圧電源レベルを供給するこ とを特徴とする請求項1記載の半導体集積回路装置。

【請求項3】 前記剛記憶部に設けられた複数のメモリセルと、

前記期記憶部を制御する期記憶部制御回路とを備え、 前記期記憶部制御回路は、前記メモリセルと前記データ 転送パス線を接続する接続回路に対し、前記主記憶部電 ち転送されるデータを取り込む場合には前記主記憶部電 源レベルを昇圧した主記憶部昇圧電源レベルを供給し、 前記メモリセルから前記主記憶部ペデータを転送する場 合には前記主記憶部電源レベルを供給することを特徴と 30 する請求項1又は請求項2記載の半導体集積回路装置。

【請求項4】 前記センスアンブ部制御回路は、前記刷記憶部から転送されるデータを取り込む場合には、前記センスアンブ回路内に設けられたトランジスタを非導通状態としてから取り込むことを特徴とする請求項2記載の半導体集積回路装置。

【請求項5】 前記制記憶部制御回路は、前記主記憶部 から転送されるデータを取り込む場合には、前記メモリ セル内に設けられたトランジスタを非導通状態としてか ら取り込むことを特徴とする請求項3記載の半等体集積 何路装置。

【請求項6】 主記憶部と副記憶部とを有し、前記主記 憶部と前記副記憶部との間に設けられたデータ転送バス 線を介して双方向のデータ転送が可能なように構成され た半導体集積回路装置であって。

補記主記憶部に設けられたセンスアンブ回路と、

前記センスアンブ回路を制御するセンスアンプ部制御回 路と、

前記センスアンプ回路と前記主記憶部内の主記憶メモリ セルとを電気的に接続するスイッチ手段とを備え、 前記センスアンプ部制御回路は、前記主記憶部から剔記 億部へ転送するデータを前記センスアンプ回路に取り込 んだ後に、前記スイッチ手段を制御して前記センスアン プ回路と前記主記憶部メモリセルとを電気的に絶縁し、 絶縁された状態で前記主記憶部から前記測記憶部へ前記 データを転送することを特徴とする半導体集積回路装 置。

【請求項7】 前記センスアンプ部制御回路は、前記センスアンプ回路に取り込んだ前記データの増幅と並行して、前記スイッチ手段を制御して前記センスアンプ回路と前記主記憶メモリセルとを電気的に絶縁し、前記センスアンプ回路と前記主記憶メモリセルとが電気的に絶縁した状態で前記主記憶部から前記副記憶部へデータの転送を開始させる転送開始命令が入力した場合に前記データを転送することを特徴とする請求項6記載の半導体集積回路装置。

【請求項8】 前記センスアンプ部制御回路は、前記センスアンプ回路に取り込んだ前記データの増幅を行い、前記主記憶部から前記副記憶部へデータの転送を開始させる転送開始命令が入力した場合に前記センスアンプ回路と前記主記憶メモリセルとが電気的に絶縁し、前記センスアンプ回路と前記主記憶メモリセルとが電気的に絶縁した状態で前記データを転送することを特徴とする請求項6記載の半導体集積回路装置。

【請求項9】 前記主記憶部を活性化する動作開始命令 と前記主記憶部から前記期記憶部へデータの転送を開始 させる転送動作開始命令とは同一のタイミングで入力さ れることを特徴とする請求項6又は請求項7記載の半導 体集積削路。

0 【請求項10】 前記センスアンブ部制御回路は、前記 転送終了時に前記スイッチ手段を制御してセンスアンブ 回路と前記主記憶部メモリセルとを電気的に接続することを特徴とする請求項6乃至請求項9の何れかに記載の 半導体集積回路装置。

【請求項11】 前記刷記憶部は複数の測記憶メモリセル行に分割され、

前記センスアンプ部制御回路は、前記複数の制記憶メモリセル行に転送終了時に前記スイッチ手段を制御してセンスアンプ回路と前記主記憶部メモリセルとを電気的に接続することを特徴とする結束項10記載の半導体集積 回路装置。

【請求項12】 主記憶郷と副記憶部とを有し、前記主記憶部と前記副記憶部との間に設けられたデータ転送バス線を介して双方向のデータ転送が可能なように構成された半導体集積回路装置であって、

前記主記憶部に設けられたセンスアンプ回路と、

前記センスアンプ回路を制御するセンスアンプ部制御回 路とを備え、

前記センスアンプ回路は、前記データ転送バス線1つに 50 対して複数設けられるセグメント構成であり、

前記センスアンブ部制御団路は、前記データ転送バス線 1つに対して1つの前記センスアンプ国路を電気的に接 統し、前記副記憶部から前記主記憶部へデータ転送を行 う前に、前記データ転送バス線と接続されないセンスア ンプ回路に対して増幅動作を行わせることを特徴とする 半導体集務回路装置。

【請求項13】 前記センスアンプ回路は、バランスプ リチャージ回路を備え、

前記センスアンプ部制御回路は、前記セグメント毎にバ ランスプリチャージ国路を制御する手段を有することを 10 へのデータ転送を同時に行うことができ、キャッシュミ 特徴とする請求項12記載の半導体集積回路装置。

【請求項14】 前記センスアンブ回路は、前記センス アンプ国路と前記主記憶部内の主記憶部メモリセルを電 気的に接続するスイッチ手段を備え、

前記センスアンプ部制御国路は、前記測記憶部から前記 主記憶部へデータ転送を行うに際し、前記センスアンブ 回路を前記主記憶部メモリセルから電気的に切り離すこ とを特徴とする請求項13記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置に係り、特に同一半導体基板上に主記憶部と翻記憶部 とが形成され、当該主記憶部と副記憶部との間にデータ 転送回路を有する半導体集積回路装置に関する。

[0002]

【従来の技術】一般にコンピュータシステムに用いられ る主記憶装置として比較的低速で安価な大容量の半導体 装置が用いられるが、この要求に合致したものとして汎 用DRAMが多く使用されている。また、最近のコンビ 高速化)に対して主記憶部を構成するDRAMの高速化 もなされてはいるが、MPUの高速化に対しては不十分 であり、MPUと主記憶部との間に高速メモリを副記憶 部として搭載したシステムが主流である。このような副 記憶部は一般にキャッシュメモリとよばれ、高速SRA MやECLRAMなどが用いられている。

【0003】キャッシュメモリの実装形態としては、一 般にMPUの外部に設けられたものや、MPUに内蔵さ れたものがあるが、最近では、主記憶部を構成するDR AMとキャッシュメモリとを同一半導体基板上に搭載し た半導体記憶装置が注目されている。この従来技術とし ては、特開昭57-20983号、特開昭60-769 0号、特開昭62-38590号、特開平1-1461 87号などがある。これらの先行技術にかかる半導体記 憶装置は、DRAMとキャッシュメモリとを搭載するこ とから、一部でキャッシュDRAMと呼ばれている。ま たCDRAMとも記述される。これらは、キャッシュメ モリとして機能するSRAMと主記憶部をなすDRAM との間で、データを双方向に転送可能な構成になってい 80

【0004】これらの先行技術には、キャッシュミスと ット時のデータ転送の動作の遅延などの問題があり、改 善した技術が提案された。改善された従来技術には、以 下のようなものがある。例えば特別平4ー252486 号、特開平4-318389号、特開平5-2872号 に係る技術は、DRAM部とSRAM部との間のデータ 転送を行うための双方向データ転送回路にラッチまたは レジスタ機能を設けているのが特徴で、SRAM部から DRAM部へのデータ転送とDRAM部からSRAM部

スヒット時のデータ転送(コピーバック)を速くするこ

とを可能にしている。

【0005】 これらの技術を特開平4-318389を 例にして説明する。図17は、CDRAMのメモリアレ イ部の構成の一例を機略的に示す図である。図17にお いて、半導体記憶装置は、ダイナミック型メモリセルを 含むDRAMアレイ9201と、スタティック型メモリ セルからなるSRAMアレイ9202と、このDRAM アレイ9201とSRAMアレイ9202との間でのデ 20 一タ転送を行うための双方向転送ゲート回路9203と を含む。またDRAMアレイ9201、SRAMアレイ 9202には、各々に対応したロウデコーダ(行デコー ダ)とコラムデコーダ(朔デコーダ)とが設けられてい る。DRAMのロウデコーダ、コラムデコーダ、および SRAMのロウデコーダ、コラムデコーダに与えられる アドレスは、互いに独立なアドレスであり、それぞれ異 なるアドレスピン端子を介して与えられる構成となって いる。図18および図19は、双方向転送ゲート回路9 203の詳細な構成を示す例である。この構成によれば ュータシステムでは、システムの高速化(特にMPUの 30 SBしからGIOへのデータ転送と、GIOからSBし へのデータ転送はそれぞれデータ転送経路が異なり、か つラッチ9305およびアンプ9306の機能により、 それぞれのデータ転送をオーバーラップさせて実行させ

[0006]

ることが可能となっている。

【発明が解決しようとする課題】ところで、半導体集積 **翹路装置においては、パッケージ全体に関する性能とし** て、一般的に低消費電力化及び動作の高速化が要求され る。一般的に、動作電圧を上昇させると動作の高速化は 達成することができるが、その結果として消費電力の上 昇を招く。逆に、低消費電力化を図るため動作電圧を低 く設定すると動作の高速化が犠牲となる。

【0007】上記した従来技術にかかるCDRAMで は、低消費電力化を図るため、主記検部をなすDRAM の動作電圧は低く設定され、逆に副記憶部をなしキャッ シュメモリとして機能するSRAMの動作電圧は高速化 の要求に応えるため高く設定される。このように動作電 力の異なる主記憶部と翻記憶部との間でデータ転送を行 うためには図17に示す双方向転送ゲート回路が極めて 50 重要となる。なぜならば、主記憶部は動作電圧が低いた

め、上述のようなキャッシュメモリを搭載する半導体記憶回路装置では、例えば上述のCDRAMのように、データ転送をオーバーラップさせて実行させるなど、複数の処理が同時に実行される場合があり、このような場合、回路動作に伴って内部で発生するノイズが顕著となって内部回路の波動作を招くことがある。特にデータ信号として微弱な信号を取り扱うDRAMを主記憶部として用いる場合、この内部で発生するノイズを有効に抑制する必要がある。この状況は、主記憶部と副記憶部との間でデータ転送を行う場合にも生ずる問題である。

【0008】また、近年の半導体集積回装置は、前述したように動作の高速化が要求されているが、異なる動作電圧の主記憶部と副記憶部との間のデータ転送を効率的に行わないと動作の高速化も達成できないことになる。 【0009】本発明は、上記事情に鑑みてなされたものであり、異なる動作電圧で動作する主記憶部と副記憶部とのデータ転送を効率的に行うことができ、しかも内部で発生するノイズを有効に抑えながら安定的に動作することができる半導体集積回路装置を提供することを目的とする。

[0010]

【課題を解決するための手段】上記課題を解決するため に、第1の発明は、主記憶部とキャッシュメモリとして 機能する副記憶部とを有し、前記主記憶部と前記副記憶 部との間に設けられたデータ転送パス線を介して双方向 のデータ転送が可能なように構成された半導体集積回路 装置であって、非データ転送時に、前記主記憶部に供給 する電源電圧より低いレベルの電圧を前記データ転送バ ス線に対して供給する電源手段を具備することを特徴と する。また、本発明は、前記主記憶部に設けられたセン スアンブ回路と、前記センスアンブ回路を制御するセン スアンプ部制御回路とを備え、前記センスアンプ部制御 囲路は、前記センスアンプ囲路と前記データ転送バス線 を接続する接続回路に対し、前記主記憶部から前記測記 **憶部へデータを転送する場合には主記憶部電源レベルを** 供給し、前記測記憶部から前記主記憶部へデータを転送 する場合には前記主記憶部電源レベルを昇圧した主記憶 部昇圧電源レベルを供給することを特徴とする。また、 本発明は、前記測記憶部に設けられた複数のメモリセル と、前記剛記憶部を制御する剛記憶部制御回路とを備 え、前記副記憶部制御回路は、前記メモリセルと前記デ 一タ転送バス線を接続する接続回路に対し、前記主記憶 部から転送されるデータを取り込む場合には前記主記憶 部電源レベルを昇圧した主記憶部昇圧電源レベルを供給 し、前記メモリセルから前記主記憶部へデータを転送す る場合には前記主記憶部電源レベルを供給することを特 徴とする。また、本発明は、前記センスアンプ部制御回 路が、前記副記憶部から転送されるデータを取り込む場 合には、前記センスアンプ回路内に設けられたトランジ スタを非導通状態としてから取り込むことが好ましい。

また、本発明は、前記測記憶部制御四路が、前記主記憶 部から転送されるデータを取り込む場合には、前記メモ リセル内に設けられたトランジスタを非導通状態として から取り込むことが好ましい。また、第2の発明は主記 憶部と副記憶部とを有し、前記主記憶部と前記副記憶部 との間に設けられたデータ転送バス線を介して双方向の データ転送が可能なように構成された半導体集積回路装 置であって、前記主記憶部に設けられたセンスアンプ回 路と、前記センスアンプ回路を制御するセンスアンプ部 10 制御回路と、前記センスアンプ回路と前記主記憶部内の 主記憶メモリセルとを電気的に接続するスイッチ手段と を備え、前記センスアンプ部制御回路は、前記主記憶部 から副記憶部へ転送するデータを前記センスアンブ回路 に取り込んだ後に、前記スイッチ手段を制御して前記セ ンスアンプ回路と前記主記憶部メモリセルとを電気的に 絶縁し、絶縁された状態で前記主記憶部から前記副記憶 部へ前記データを転送することを特徴とする。また、第 2の発明の前記センスアンプ部制御回路は、前記センス アンプ国路に取り込んだ前記データの増幅と並行して、 20 前記スイッチ手段を制御して前記センスアンプ国路と前 記主記憶メモリセルとを電気的に絶縁し、前記センスア ンプ回路と前記主記憶メモリセルとが電気的に絶縁した 状態で前記主記憶部から前記湖記憶部へデータの転送を 開始させる転送開始命令が入力した場合に前記データを 転送することを特徴とする。また、第2の発明の前記セ ンスアンプ部制御回路は、前記センスアンプ回路に取り 込んだ前記データの増幅を行い、前記主記憶部から前記 副記憶部へデータの転送を開始させる転送開始命令が入 力した場合に前記センスアンブ回路と前記主記憶メモリ 30 セルとを電気的に絶縁し、前記センスアンプ国路と前記 主記憶メモリセルとが電気的に絶縁した状態で前記デー タを転送することを特徴とする。また、第2の発明にお いて、前記主記憶部を活性化する動作開始命令と前記主 記憶部から前記測記憶部へデータの転送を開始させる転 送動作開始命令とは同一のタイミングで入力されること を特徴とする。また、第2の発明の前記センスアンプ部 制御回路は、前記転送終了時に前記スイッチ手段を制御 してセンスアンプ回路と前記主記憶部メモリセルとを電 気的に接続することを特徴とする。また、第2の発明の 前記測記憶部は複数の測記憶メモリセル行に分割され、 前記センスアンプ部制御回路は、前記複数の期記憶メモ リセル行に転送終了時に前記スイッチ手段を制御してセ ンスアンプ回路と前記主記憶部メモリセルとを電気的に 接続することを特徴とする。また、第3の発明は、主記 憶部と網記憶部とを有し、前記主記憶部と前記測記憶部 との間に設けられたデータ転送バス線を介して双方向の データ転送が可能なように構成された半導体集積回路装 置であって、前記主記憶部に設けられたセンスアンプ回 路と、前記センスアンプ回路を制御するセンスアンプ部

50 制御回路とを備え、前記センスアンブ回路は、前記デー

タ転送パス線1つに対して複数設けられるセグメント構 成であり、前記センスアンプ部制御回路は、前記データ 転送パス線1つに対して1つの前記センスアンプ回路を 電気的に接続し、前記測記憶部から前記主記憶部へデー タ転送を行う前に、前記データ転送バス線と接続されな いセンスアンプ回路に対して増幅動作を行わせることを 特徴とする。また、第3の発明の前記センスアンプ回路 は、バランスプリチャージ回路を備え、前記センスアン プ部制御回路は、前記セグメント毎にバランスプリチャ ージ国路を制御する手段を有することを特徴とする。ま 10 た、第3の発明の前記センスアンプ回路は、前記センス アンプ回路と前記主記憶部内の主記憶部メモリセルを電 気的に接続するスイッチ手段を備え、前記センスアンブ 部制御回路は、前記測記憶部から前記主記憶部へデータ 転送を行うに際し、前記センスアンプ回路を前記主記憶 部メモリセルから電気的に切り離すことを特徴とする。

[0011]

【発明の実施の形態】以下、図面を参照して本発明の実 施形態による半導体集積回路装置について詳細に説明す

〈第1実施形態〉

(1) 基本構成

以下に本発明の第1実施形態の基本構成について説明す る。本発明による半導体集積回路装置は、半導体記憶装 置とその半導体記憶装置の制御装置とを含む。半導体記 憶装置は主記憶部と副記憶部を有し、主記憶部と翻記憶 部で双方向のデータ転送が可能なように構成されてい る。また測記機能は、複数の記憶セル群から構成されて おり、副記憶部のそれぞれの記憶セル群はそれぞれ独立 したキャッシュとして機能する事が可能となっている。 また本発明による半導体記憶装置では、コントロール端 子やアドレス端子の数は、主記憶部を制御するのに必要 な数と同じ数で実現する事も可能である。

【0012】以下、主に主記憶部として64Mビットの DRAMアレイを有し、網記憶部として16Kビットの 5 R A Mアレイを有した×8ピットの2パンク構成のシ ンクロナスインターフェイスを持つ半導体記憶装置につ いての実施例を中心に説明する。ただし、本発明はこの 構成に限定されるものではない。

【0013】(2)ブロック図

図1は、本発明の第1実施形態による半導体記憶装置の 全体の構成を概略的に示すプロック図である。図1にお いて、半導体記憶装置100は、主記憶部101、副記 ・競部102、主記憶部101と制記憶部102とを有す。

【0014】主記憶部101は、行及び列からなるマト リックス状に配列された複数のダイナミック型メモリセ ルを備える主記憶メモリセル110と、後述するアドレ スパッファ飼路134から出力される主記滚部アドレス **信号と主記憶部網御距路136から出力される制御信号 50 送バス線150上に設けられたデータ転送バス線プリチ**

を受けて主記憶メモリセル110の対応行を選択する主 記憶行デコーダ主記憶行デコーダ112と、選択された 主記憶メモリセルに保持されたデータを検知し増幅する センスアンプ114を備える。また、図別は省略してい るが、主記憶メモリセル110は、バンクと呼ばれる複 数のプロックに分割されており、例えば2つのパンクA およびパンクBに分割され、主記憶部制御回路136か ら出力される制御信号によってパンクAまたはパンクB が選択される。

【0015】副記憶部102は、行及び列からなるマト リックス状に配列された複数のスタティック型メモリセ ルを備える副記憶メモリセル120と、後述する副記憶 部制御回路142から出力される副記憶行選択信号とア ドレスバッファ回路134から出力される網記憶部アド レス信号を受けて分割された副記憶メモリセル群(本実 施形態では行毎に分割されたセル群)の選択を行う測記 億行デコーダ122と、アドレスパッファ回路134か ら出力される副記憶部アドレス信号から翻記憶列選択信 号を発生し、当該測記憶列選択信号により列選択を行う 20 創記憶列デコーダ124を有する。

【0016】130は、外部から供給されるクロックC LKに基づいて半導体記憶装置 100内で用いられる内 部クロックを発生する内部クロック信号生成回路であ り、発生した内部クロックはコマンドデコーダ回路13 2及びアドレスパッファ網路134へ出力される。コマ ンドデコーダ回路132は、入力されるチップセレクト 借号CS、外部入力借号であるRAS信号、CAS信 号、WE信号に基づいて半導体記憶装置10内部で必要 な制御信号にデコードし、デコードした制御信号はアド 30 レスパッファ回路134、後述する主記憶部制御回路1 36、データ転送バス線制御回路140、網記憶部制御 **園路142へそれぞれ出力する。**

【0017】アドレスバッファ回路134は入力される アドレス信号AO~Ai(iはO以上の整数)及びコマ ンドデコーダ回路132から出力される制御信号に基づ いて、主記憶部101でアドレスを指定するための主記 **億部アドレス信号と測記憶部102でアドレスを指定す** るための副記憶部アドレス信号とを生成する。主記憶部 制御回路136はコマンドデコーダ回路132から出力 40 される制御信号に基づいて主記億行デコーダー12へ行 を選択するための制御信号を出力するとともに上述した パンクを選択する制御信号を出力する。更に、センスア ンプ部138の動作を制御する制御信号を出力する。セ ンスアンプ部制御回路138は主記憶部制御回路136 から出力される制御信号に基づいて主記憶センスアンプ 国路114を制御する。

【0018】データ転送バス線制御回路140は、主記 億部101内に設けられた主記憶センスアンプ回路11 4と副記憶メモリセル120との間を接続するデータ転

ャージ回路152の動作を制御する。データ転送バス線 プリチャージ回路152にはデータ転送バス線プリチャ ージ電源回路154から電源が供給されている。副記憶 部制御回路142はコマンドデコーダ回路132から出 力される制御信号を受け、副記憶メモリセル120の行 選択信号を発生して副記憶メモリセル120の動作を制 御するとともに、外部とのデータ授受を行うために設け られた入出力バッファ160との間で行われるデータ授 受の制御を行う。

【0019】なお、本実施形態では、主記憶部101に は例えばDRAMを用い、制記憶部102には例えばS RAMを用いた場合について説明するが、本発明はこれ に制限されるものではない。主記憶部には、DRAMの 他にSRAM、マスクROM、PROM、EPROM、 EEPROM、フラッシュEEPROM、強誘電体メモ りなど他のメモリを用いてもよい。主記憶部を構成する メモリは、その種類や特有の機能を有効に使用できるよ うに構成することが變ましい。例えば、主記憶部にDR AMを用いる場合については、汎用DRAM、EDOD RAM、シンクロナスDRAM、シンクロナスGRA M. バーストEDODRAM、DDRシンクロナスDR AM、DDRシンクロナスGRAM、S EDRAM、R amb u s DR AMなどを適宜使用する。また、翻記憶 部には主記憶部に用いたメモリよりも高速アクセス可能 なランダムアクセスメモリであれば他のメモリを用いて もよい。主記憶部をフラッシュEEPROMで構成する 場合には、副記憶部のメモリ容量はフラッシュEEPR OMの一つの消去セクター単位の容量の1/2以上で構 成されるのが望ましい。

【0020】(3) モデル図

次に、主記憶メモリセル110と測記憶メモリセル12 0との間で行われるデータ転送について説明する。図2 は、図1中の主記憶メモリセル110と副記憶メモリセ ル120との第1実施形態による接続関係を簡略化して 示した図である。荷、図2は本実施形態の理解を容易に するための図であり、主記総部101のセンスアンプ回 路と翻記憶部102のメモリセル列とを一対一に対応さ せて記載しているが、本発明は図2に示した構成に限定 される訳ではなく、例えば主記憶部101の隣接する2 台のセンスアンプ国路に対して1つの副記憶部メモリセー40 ル列が対応している構成(複数セグメント)であっても

【0021】 図2において、110は主記憶メモリセル であり、ディジット線対170と主記憶行デコーダに接 続されたワード線172とが複数交差して配置されてお り、その交点にはメモリセル173が形成されている。 ディジット線対170は主記憶センスアンプ国路114 内のセンスアンプ回路174に接続されている。センス アンプ国路174は主記憶メモリセル110内のディジ ット線対170の数だけ設けられている。図1に示した 50 ス線プリチャージ電源細路154の内部構成を示す図で

ように、主記憶センスアンプ回路114と測記憶メモリ セル120とはデータ転送バス線150によって接続さ れているが、このデータ転送バス線150はセンスアン プ回路174に対応して設けられたデータ転送バス線対 176がセンスアンプ国路174の数だけ設けられてい

【0022】データ転送パス線プリチャージ回路152 内には各データ転送バス線対176に対応してプリチャ ージ回路152が設けられている。このプリチャージ回 10 路178もデータ転送バス線対176の数だけ設けられ ている。副記憶メモリセル120は、図2に示したよう に、複数の副記憶メモリセル行180からなり、各々の 謝記憶メモリセル行180にはデータ転送バス線対17 6に対応してメモリセル182が設けられている。苺、 上述したように、図2はあくまでも本実施形態の理解を 容易にするために簡略化して記載した図であることに留 意すべきである。

【0023】次に、図1又は図2に示したデータ転パス 線プリチャージ電源回路154、データ転送バス線ブリ 20 チャージ回路 1 5 2、主記憶センスアンプ回路 1 1 4、 及び副記憶メモリセル行180の内部構成について詳細 に説明する。

〔データ転送バス線ブリチャージ函路152〕次に、デ ータ転送バス線ブリチャージ回路152の内部構成につ いて説明する。図3は、データ転送バス線プリチャージ 国路152の内部構成を示す図であり、図1又は図2に 示した部材と同一の部材については同一の符号が付して ある。図3に示したように、データ転送パス線プリチャ ージ回路152はデータ転送バス線対176の数だけブ 30 リチャージ回路178が設けられている。プリチャージ **国路178はNチャネル型MOSトランジスタ(以下N** MOSトランジスタと称する)200aのデータ転送パ ス線対176の一方に接続し、NMOSトランジスタ2 00aのとNMOSトランジスタ200bとを接続し、 NMOSトランジスタ200bをデータ転送バス線対 1 76の他方に接続し、更に、NMOSトランジスタ20 Ocをデータ転送パス線対176の間に接続し、NMO 5トランジスタ200a, 200b, 200cのゲート を互いに接続した構成となっている。

【0024】また、NMOSトランジスタ200a、2 006との接続点にはデータ転送パス線プリチャージ電 源回路154に接続されたデータ転送パス線プリチャー ジ線192が接続されている。また、NMOSトランジ スタ200a.200b、200cのゲートの接続点に はデータ転送バス線制御回路140に接続されたデータ 転送パス制御信号線190が接続されている。

【0025】〔データ転送バス線ブリチャージ電源回路 154)次に、データ転パス線プリチャージ電源回路1 54の内部構成について説明する。図4は、データ転バ

ある。図4に示されたように、データ転バス線プリチャ ージ電源回路 15 4は、オペアンプ 19 6 と P チャネル 型MOSトランジスタ(以下PMOSトランジスタと称 する)198からなる。オペアンプ196の貧入力端子 にはデータ転送パス線プリチャージ線192の電圧を規 定する基準電圧となるデータ転送バス線レベル基準電位 が入力され、オペアンプ196の出力端はPMOSトラ ンジスタ198のゲートが接続されている。また、PM O5トランジスタ198には外部電源線が接続され、残 ともにデータ転送バス線プリチャージ線192が接続さ れている。

【0026】(主記憶センスアンブ回路114) 図5 は、主記憶センスアンプ国路114の構成等を示す図で あり、図1又は図2に示された部材と同一部材について は同一の符号を付してある。図5に示されたように、各 ディジット線対170にはディジット線バランスプリチ ャージ回路200が設けられている。これらディジット 線パランスプリチャージ回路200とセンスアンプ部制 御国路138とはディジット線バランスプリチャージ信 20 半分の値が用いられる。 号線202によって接続されている。

【0027】また。各センスアンプ回路174はフリッ プフロップ回路が設けられている。このフリップフロッ プ回路はPMOSトランジスタ210、212及びNM OSトランジスタ214、216で構成される。 また、ディジット線対170とデータ転送バス線対17 6とを接続する接続回路は、NMOSトランジスタ21 8,220によって構成される。ディジット線対170 各々に設けられたNMOSトランジスタ222、224 はセンスアンプ回路174をディジット線対から切り離 30 すために設けられるスイッチ用のトランジスタである。

【0028】センスアンプ部制御回路138には、上記 ディジット線バランスプリチャージ信号線202が接続 されている他、ディジット線トランスファースイッチ信 号線206、センスアンプ部転送スイッチ信号線20 4、センスアンプコントロール線208、センスアンプ コントロール線210が接続されている。上記ディジッ ト総パランスプリチャージ信号線202は、ディジット 線パランスプリチャージ回路200におけるプリチャー ジレベルを制御する制御信号をセンスアンプ部制御回路 138からディジット線パランスプリチャージ回路20 0へ伝達するものであり、ディジット線トランスファー スイッチ信号線206は、センスアンブ四路174をデ イジット線対から切り難すか又は接続するかを制御する 制御信号をNMOSトランジスタ222、224へ伝達 するためのものである。

【0029】また、センスアンプ部転送スイッチ信号線 204は、センスアンプ回路174に取り込まれ、セン スアンプ内接点対217によってセンスアンプされた信 号をデータ転送バス線対176に出力するか否か、又は「50」網御回路138からセンスアンプ部転送スイッチ信号線

データ転送バス線対176を介して転送される信号をア ンプ回路174内部に取り込むか否かを制御する制御信 号を伝達するものである。

【0030】本実施形態における半導体集積回路装置 は、データ転送に関し、一度のデータ転送で1024ビ ットの単位で行われる。この場合、低消費電力を図るた めに信号のレベルを抑え、主記憶部101に供給される 電源電圧の10%以下程度としている。このように、信 号のレベルが低いため、例えば図2に示すセンスアンプ りの端子はオペアンプ196の正入力端に接続されると 10 国路174に信号を取り込む際、データパス転送パス線 の初期電位を主記憶部101の電源電圧とすると、セン スアンプ部制御回路138からセンスアンブ部転送スイ ッチ信号線204を介してNMOSトランジスタ21 8、220によって構成される接続回路へ供給されるセ ンスアンブ部を送スイッチ信号のレベルはより高い電圧 に設定する必要がある。従って、昇圧レベルを緩和する ために、データ転送バス線対176の非転送時のプリチ ャージレベルを主記憶部の電源電圧以下の中間電位とし ている。中間電位としては例えば主記憶部の電源電圧の

> 【0031】また、この中間電位は図4に示したデータ 転送バス線プリチャージ電源回路 1 5 4 ヘデータ転送パ ス線レベル基準電位を与えることによって生成されてお り、独立した電源から上記中間電位が生成されるので、 他の回路案子の動作による雷源電圧の変動雑音がデータ 転送バス線対176に影響を及ぼさないようにしてい న్య

【0032】また、センスアンプコントロール線208 は、PMOSトランジスタ210、212からなるフリ - ップフロップの増縮率を制御する制御信号を伝達するも のであり、センスアンプコントロール線210は、NM OSトランジスタ214、216からなるフリップフロ ップの増幅率を制御する制御信号を伝達するものであ

【0033】次に、センスアンプ部制御回路 138の内 部構成の一部について説明する。図6は、センスアンプ 部制御回路138内に設けられたセンスアンプ部転送ス イッチ信号生成回路230の構成を示す図である。この センスアンプ部転送スイッチ信号生成回路230は、セ - ンスアンプ回路174に取り込まれ、センスアンプ内接 点対217によってセンスアンプされた信号をデータ転 送バス線対176に出力するか否か、又はデータ転送バ ス線対176を介して転送される信号をセンスアンプ回 路174内部に取り込むか否かを制御する制御信号を生 成するとともに、センスアンプ回路174へ供給する電 源を制御するものである。

【0034】データ転送バス線対176の初期電位を上 記のような中間電位としても、センスアンプ回路174 内に信号を取り込む場合、図5に示したセンスアンプ部

204を介してNMOSトランジスタ218, 220に よって構成される接続回路へ供給されるセンスアンプ部 転送スイッチ信号は主記憶部101の電源電圧に対して 昇圧した主記憶部昇圧電源を与える必要がある。

【0035】一方。センスアンプ飼路174からメモリ セル182にデータを転送する場合にセンスアンプ部転 送スイッチ信号として主記憶部昇圧電源を与えるとデー タ転送パス線対176の方がセンスアンブ回路174内 のハイ機接点レベルより設定しているためデータ転送バ ス線対176のレベルに引かれてセンスアンプ回路17 4内のハイ側接点レベルが低下し、センスアンプ回路2 7.4からデータ転送パス線対1.7.6へのデータ転送能力 が低下してしまう。

【0036】図6に示したセンスアンブ部転送スイッチ 信号生成回路230は、上記の問題点を解消するために センスアンプ回路174内に信号を取り込む場合と、セ ンスアンプ回路274からメモリセル182ヘデータを 転送する場合とで、センスアンプ部制御回路138から センスアンプ部転送スイッチ信号線204を介してNM **続回路へ供給されるセンスアンプ部転送スイッチ信号を** 主記憶部101の電源として用いられる主記憶部電源と するか又は主記憶部昇圧電源とするかを制御する回路で ある。

【0037】図6を参照すると、センスアンブ部転送ス イッチ信号生成回路230にはセンスアンプ部転送コン トロール信号とセンスアンプ部転送タイミング信号とが 供給されている。センスアンプ部転送コントロール信号 は主としてセンスアンプ部転送スイッチ信号を主記憶部 信号であり、センスアンプ部転送タイミング信号は、転 送のタイミングを制御する信号である。これらの信号は センスアンプ部制御回路138内で生成されるものであ

【0038】センスアンプ部転送コントロール信号によ ってフリップフロップ232の出力又はフリップフロッ ブ234の出力をハイレベルとする。フリップフロップ 232の出力には主記憶部昇圧電源が供給されている P MOSトランジスタ236が接続され、フリップフロッ プ234の出力には主記憶部電源が供給されているNM 40 OSトランジスタ238が接続されており、PMOSト ランジスタ236とNMOSトランジスタ238の出力 はセンスアンプ部転送スイッチ信号線204に接続され ている。

【0039】また、センスアンプ部転送タイミング信号 はインバータ及びバッファ回路を介してNMOSトラン ジスタ240のペースに供給される。このNMOSトラ ンジスタ240はセンスアンプ部転送スイッチ信号線2 0.4へ接続されているとともに接地されている。つま り、NMOSトランジスタ240はセンスアンプ部転送 50 の一部について説明する。図8は、翻記憶部制御田路1

タイミング信号に基づいて、センスアンブ部転送スイッ チ信号線204を活性としたり非活性とする。センスア ンプ部転送スイッチ信号線204が非活性の場合にはN MOSトランジスタ218、220によって構成される 接続回路は断状態となるのでデータ転送は行われない。

【0040】 (創記憶メモリセル行180) 図7は、副 記憶メモリセル行180の内部構成等を示す図であり、 図1又は図2に示された部材と同一部材については同一 の符号を付してある。図7に示されたように、副記憶メ - 10 モリセル行180は複数のメモリセル182を有する。 各々のメモリセル182はフリップフロップ国路が設け られている。このフリップフロップ回路はPMOSトラ ンジスタ256、258及びNMOSトランジスタ26 0,232で構成される

【0041】また、データ転送パス線対176からの信 号の取り込み及びデータ転送パス線対176への信号の 送出を行う接続回路は、NMOSトランジスタ264 a、264bによって構成される。また、フリップフロ ップ回路及び接続回路と並列にリードライト用スイッチ OSトランジスタ218,220によって構成される接 20 個路266が接続されている。このリードライト用スイ ッチ回路266はフリップフロップ回路に保持されたデ ータを入出力線対270に出力したり、データ入出力線 対270上に現れたデータをフリップフロップ回路に取 り込むための開路である。このリードライト用スイッチ 国路266には測記策列選択線274とリードライト用 **副記憶行選択線272が接続され、これらの線を介して** 入力される制御信号に基づいて上記のデータ入出力制御 を行う。

【0042】各メモリセル182はデータ転送用測記憶 電源とするか又は主記憶部昇圧電源とするかを制御する 30 行選択線250、測記憶メモリセル行コントロール線2 52、及び翻記憶メモリセル行コントロール線254に よって開記憶部制御回路 1 4 2 と接続されている。上記 データ転送用測記憶行選択線250は、フリップフロッ プ国路に保持された信号をデータ転送バス線対176へ 出力するか否か、又はデータ転送バス線対176を介し て転送されてきた信号をフリップフロップ回路内部に取 り込むか否かを制御する制御信号を伝達するものであ

> 【0043】副記憶メモリセル行コントロール線252 は、フリップフロップ回路において記憶内容の保持、消 去等を制御する制御信号を制記憶部制御回路 1 4 2 か ら、PMOSトランジスタ256、258からなるプリ ップフロップへ伝達するものである。また、翻記憶メモ リセル行コントロール線254は、フリップフロップ回 路において記憶内容の保持、消去等を制御する制御信号 を顯記續部制翻函路142から、NMOSトランジスタ 260、262からなるフリップフロップへ伝達するも のである。

> 【0044】次に、測記憶部制御回路142の内部構成

42内に設けられたデータ転送用測記憶行選択線生成回 路280の構成を示す図である。このデータ転送用翻記 億行選択線生成回路280は、PMOSトランジスタ2 56、258及びNMOSトランジスタ260、262 からなるフリップフロップ回路に保持された信号をデー タ転送バス線対176へ出力するか否か、又はデータ転 送パス線対176を介して転送されてきた信号をメモリ 競182内に取り込むか否かを制御するとともにメモリ セル182へ供給する電源を制御するものである。

【0045】測記憶部102は通常主記憶部101より も高速に動作させる必要があるために主記憶部101に 供給される電源電圧、つまり主記憶部電源電圧よりも高 い電圧を供給しているため翻記憶メモリセル120から 主記憶部101のセンスアンプ回路174にデータを転 送する場合、データ転送用銅記憶行選択線250上に主 記憶部昇圧電源のレベルを与えるとデータ転送バス線対 176の電圧レベルが主記憶部電源のレベルより高い電 圧に充電されてしまうおそれがある。

【0046】図8に示したデータ転送用刷記憶行選択線 生成回路280は、上記の問題点を解消するために副記 20 億メモリセル120から主記憶部101のセンスアンプ 国路174にデータを転送する場合と、主記憶部101 のセンスアンプ回路174から翻記憶メモリセル120 にデータを取り込む場合とで、副記憶部制御回路142 からデータ転送用副記憶行選択線250を介してNMO Sトランジスタ264a、264bによって構成される 接続国路へ供給されるデータ転送用測記憶行選択信号を 主記憶部101の電源として用いられる主記憶部電源と するか又は主記憶部昇圧電源とするかを制御する回路で ある。

【0047】図8を参照すると、データ転送用副記憶行 選択線生成回路280には副記憶部転送コントロール信 号、副記憶行アドレス信号、及び副記憶部転送タイミン グ信号が供給されている。朝記憶部転送コントロール信 号は主としてデータ転送用副記憶行選択信号を主記憶部 電源とするか又は主記憶部昇圧電源とするかを制御する 信号であり、副記憶行アドレス信号及び副記憶部転送タ イミング信号は、転送のタイミングを制御する信号であ る。これらの信号は副記憶部制御回路142内で生成さ れるものである。

【0048】 測記憶部転送コントロール信号によってフ リップフロップ282の出力又はフリップフロップ28 4の出力をハイレベルとする。フリップフロップ282 の出力には主記憶部昇圧電源が供給されているPMOS トランジスタ286が接続され、フリップフロップ28 4の出力には主記憶部電源が供給されているNMOSト ランジスタ288が接続されており、PMOSトランジ スタ286とNMOSトランジスタ288の出力はデー タ転送用副記憶行選択線250に接続されている。

送タイミング信号とのNAND演算を行った信号はバッ ファ回路を介してNMOSトランジスタ290のベース に供給される。このNMOSトランジスタ290はデー タ転送用網記憶行選択線250に接続されているととも に接地されている。つまり、NMOSトランジスタ29 0は上記NAND演算が行われた信号に基づいて、デー タ転送用副記憶行選択線250を活性としたり非活性と する。データ転送用翻記憶行選択線250が非活性の場 合にはNMOSトランジスタ264a, 264bによっ 10 て構成される接続国路は断状態となるのでデータ転送は 行われない。

【0050】(4)動作

次に、上記構成における本発明の第1実施形態による半 尊体集種回路装置の動作について説明する。

(主紀億部101から副紀億部102へのデータ転送) 図9は、本発明の第1実施形態による半導体集積回路装 器における主記憶部101から副記憶部102ヘデータ 転送を行う際の動作を示すタイミングチャートである。 尚、図9中においては、主記憶部電源のレベルをV1、 主記憶部昇圧電源のレベルをV1′、中間電位のレベル を1/2V1、データ転送バス線のブリチャージレベル をVP、副記憶部電源レベルをV2、及び接地レベルを 0としてそれぞれ表している。

【0051】 図9では、図1~図7に示された各倍号線 土を伝わる信号を図示している。まず、アクティブコマ ンド (ACT) がコマンドデコーダ132に入力された とすると、センスアンプ部制御回路138がディジット 線バランスプリチャージ信号線202をローレベルとす る。この信号線がローレベルとなると、ディジット線バ 30 ランスプリチャージ回路200が非動作状態となる。次 に、主記憶行デコーダ112によって主記憶部101内 に設けられた主記憶メモリセル!10のある行が活性化 され、図9に示したようにワード線172が主記憶部昇 圧電源のレベルV1′に設定される。

【0052】ワード線172がハイレベルとなると、メ モリセル173に記憶された信号がディジット線を介し てディジット線バランスプリチャージ回路200に入力 される。そして、センスアンプ部制御回路138はセン スアンプコントロール総208のレベルを主記憶部電源 40 レベルV 1 に設定するとともに、センスアンプコントロ ール線210のレベルを接地レベル0に設定する。

【0053】センスアンプコントロール線208のレベ ルが主記憶部電源レベルVIに設定され、且つセンスア ンプコントロール線210のレベルが接地レベル0に設 定されると、センスアンプ内接点対217間の電位差は 大となり、ディジット線対170間の電位差も徐々に大 となる。この状態で転送コマンド(PFC)が入力され ると、センスアンブ部制御回路138がセンスアンブ部 転送スイッチ信号204の電圧レベルを主記憶部電源レ 【0049】また、網記総行アドレス信号と翻記憶部転 50 ベルVIに設定し、NMOSトランジスタ218.22

0がオン状態となり、センスアンプ内接点対217に保 持されていた信号がデータ転送バス線対176に出力さ れる。ここで、注目すべきことは、センスアンプ部転送 スイッチ信号線204の電圧レベルが主記憶電源レベル VIに設定されていることである。

【0054】これは、前述のように、センスアンプ回路 174からデータ転送パス線対176にデータを転送す る場合にセンスアンプ部転送スイッチ信号として主記憶 部昇圧電源を与えるとデータ転送バス線対176の方が 設定しているためデータ転送パス線対176のレベルに 引かれてセンスアンプ回路174内のハイ側接点レベル が低下し、センスアンプ国路274からデータ転送バス 線対176へのデータ転送能力が低下してしまうのを防 止するためである。

【0055】センスアンプ制御回路138がセンスアン プ部転送スイッチ信号線204の電圧レベルを主記憶電 源レベルVIに設定すると同時に、データ転送パス線制 御回路140はデータ転送バス線制御信号線190のレ ベルをローレベルとしてデータ転送バス線プリチャージ 20 ランスプリチャージ信号線202がハイレベルとなる。 国路152を非動作状態とする。センスアンプ国路17 4からデータ転送パス線対176へ出力された信号は副 記憶メモリセル182へ入力される。

【0056】また、上記センスアンブ制御問路138が センスアンブ部転送スイッチ信号線204の電圧レベル を主記憶電源レベルVIに設定してから僅かに遅れて潮 記憶部制御回路142は潮記憶メモリセル行コントロー ル線252を接地レベルのとしてPMOSトランジスタ 256、258からなるフリップフロップを非動作状態 にするとともに翻記憶メモリセル行コントロール総25 30 4を翻記憶部電源レベルV2としてNMOSトランジス タ260、262からなるフリップフロップを非動作状 態にする。

【0057】副記憶部制御団路142が副記憶メモリセ ル行コントロール線252を接地レベル0にし、且つ副 記憶メモリセル行コントロール線254を測記憶部電源 レベルV2にしてから僅かに遅れてデータ転送用副記憶 行選択線を主記機部昇任電源のレベルV 1 に設定して NMOSトランジスタ264a、264bからなる接続 国路を開状盤とし、データ転送バス線対176上の信号 40 をメモリセル182内に取り込む。ここで、主記憶部1 0 1から転送されてきたデータを取り込む際にデータ転 送用副記憶行選択線を主記憶部昇圧電源のレベルV1 とするのはデータ転送バス線のレベルに対してデータを メモリセル182内に取り込むためのNMOSトランジ スタ264a、264bのゲート電極に対して適当な界 圧レベルを得るためである。

【0058】また、データを取り込む場合、データ転送 パス線176は主記憶部101の電源電圧以下の微少差 電位のため、メモリセル182内のトランジズタ28

6、258、260、262が完全にオフする状態にし て取り込み、その後で増幅する必要がある。本実施形態 においては、メモリセル182内に設けられたトランジ スタ256、258、260、262のソース電圧を制 御する副記憶メモリセル行コントロール線252,25 4の電位を図9に示したように、それぞれ接地電位0及 び副記憶部電源レベルV2にすることにより非導通状態 としてからデータ転送バス線対176上の信号を取り込 むようにしている。メモリセル182内に取り込まれた センスアンプ回路174内のハイ側接点レベルより低く 10 データは謝記憶行コントロール信号線252,254の レベルをそれぞれ副記憶部電源レベルV2、接地レベル 0にすることで保持される。

> 【0059】以上の動作によって転送動作が終了する。 転送終了後データ転送パス線制御信号線190のレベル は主記憶部昇圧電源のレベルV1′となりデータ転送バ ス線がプリチャージされる。続いてプリチャージコマン ド(PRE)が入力されるとワード線172がローレベ ルに設定され、センスアンプコントロール線208、2 10が中間電位1/2V1に設定され、ディジット線バ 尚、ここで注目すべきことは、転送動作が完了し、非転 送状態となるとデータ転送バス線対176は主記憶部の 電源電圧以下の中間電位にプリチャージされる点で、こ のような値に設定することによりデータ転送用刷記憶行 選択線の昇圧レベルを緩和することができる。

【0060】 「副記憶部102から主記憶部101への データ転送 図10は、本発明の第1実施形態による半 尊体集積回路装置における副記憶部102から主記憶部 101ヘデータ転送を行う際の動作を示すタイミングチ - ヤートである。尚、図10中においては、図9と回様に 主記憶部電源のレベルをVI、主記憶部昇圧電源のレベ ルをV1′、中間電位のレベルを1/2V1、データ転 送パス線のプリチャージレベルをVP、測記憶部電源レ ベルをV2、及び接地レベルをひとしてそれぞれ表して V35.

【0061】図10では、図1~図7に示された各信号 線上を伝わる信号を図示している。まず、RST、AC Tの連続コマンドによる転送命令がコマンドデコーダ1 32に入力されたとすると、データ転送バス線制御回路 - 1 4 0 がデータバス線制御信号線 1 9 0 のレベルを主記 億部昇圧電源のレベルV 1'からローレベルに設定し、 プリチャージ回路178を非動作状態とする。続いて副 記憶部制御回路142がデータ転送用測記憶行選択線2 50を主記憶電源レベルV1とする。

【0062】 ここで、副記憶部制御回路142がデータ 転送用源記憶行選択線250を主記憶電源レベルV1と するのは、副記憶部102に供給される電源電圧が高速 動作の要求から主記憶部101の電源電圧よりも高い電 圧であるため副記憶メモリセル120から主記憶部10 50 1のセンスアンプ回路174にデータを転送する場合、

データ転送用測記憶行選択線250上に主記憶部界圧電 源のレベルを与えるとデータ転送バス線対176の電圧 レベルが主記憶部電源のレベルより高い電圧に充電され てしまうおそれがあるのを防止するためである。

【0063】データ転送用潮記憶行選択線250が主記 懲電源レベルV1に設定されると、接続回路を構成する NMOSトランジスタ264a、264bがオン状態と なりPMOSトランジスタ256、258及びNMOS トランジスタ260、262からなるフリップフロップ 国路に記憶されている信号がデータ転送パス線対176 へ出力される。

【0064】続いて、センスアンブ部制御回路138が ディジット線バランスプリチャージ信号線202のレベ ルをローレベルとし、ディジット線パランスプリチャー ジ囲路200を非動作状態とする。また、センスアンブ 部制御団路138はセンスアンプコントロール線208 のレベルを中間電位1/2V1から接地レベルOに設定 するとともに、センスアンプコントロール線210のレ ベルを中間電位1/2V1から主記憶電源レベルV1に 設定する。

【0065】センスアンプコントロール線208のレベ ルが接地レベル 0 に設定され、且つセンスアンプコント ロール線210のレベルが主記憶電源レベルV1に設定 されると、主記憶デコーダ112はワード線172のレ ベルを主記憶部昇圧電源レベルV1′に設定する。そし て、センスアンプ部制御団路138はセンスアンプ部転 送スイッチ信号線204のレベルを主記憶部昇圧電源レ ベルV1′に設定してNMOSトランジスタ218、2 20からなる接続回路を開状態にしてデータ転送バス線 対176からデータをセンスアンプ回路174内に取り 込む。

【0066】ここで、センスアンプ部転送スイッチ信号 線204のレベルを主記憶部昇圧電源レベルV1′とす るのはデータ転送パス線のレベルに対してデータをセン スアンプ回路174内に取り込むためのNMOSトラン ジスタ218、220のゲート電極に対して適当な昇圧 レベルを与える必要があるからである。尚、本実施形態 においては、センスアンプ国路174内に設けられたト ランジスタ210、212、214、216のソース電 圧を制御するセンスアンプコントロール線208,21 0の電位を制御してこれらを非尊通状態としてからデー タ転送パス線対176上の信号を取り込むようにしてい ను.

【0067】センスアンプ回路174がデータを取り込 むと副記憶部制御四路142はデータ転送用副記憶行選 祝線250のレベルをローレベルとして、データ転送バ ス線対176とメモリセル182内部のフリップフロッ プ国路とを電気的に遮断する。その後、センスアンプ部 制御国路138はセンスアンプコントロール総208の レベルを主記憶電源レベルV1に設定し、センスアンブ 50 次に、主記憶行デコーダ112によって主記憶部101

コントロール線210のレベルをローレベルに設定す る。そして、センスアンプ部制御回路138がセンスア ンプ部転送スイッチ信号線204のレベルをローレベル としてセンスアンプ国路174をデータ転送バス線対1 7.6から電気的に遮断する。次に、データ転送パス線制 御問路140がデータ転送バス線制御信号線190のレ ベルを主記憶部昇圧電源レベルV1′に設定する。以上 の動作によって転送動作が終了する。

【0068】この状態で、センスアンプ回路174に取 - 10 り込まれた信号はPMOSトランジスタ210,212 からなるフリップフロップ及びNMOSトランジスタ2 14、216からなるフリップフロップによって増幅さ れ、図10に示したように、センスアンプ内接点対21 7間の電位差は大となり、ディジット線対170間の電 位差も徐々に大となる。ディジット線対170のデータ は主記憶メモリセル110に取り込まれる。続いてプリ チャージコマンド (PRE) が入力されると主記憶行デ コーダ112がワード線172をローレベルにするとと もに、センスアンプ部制御回路138がセンスアンプロ 20 ントロール線208のレベル及びセンスアンプコントロ ール線210のレベルを中間電位中間電位レベル1/2 VIに設定する。センスアンブ部制御回路138はディ ジット線バランスプリチャージ信号線202をハイレベ ルとしてディジット線パランスプリチャージ担路200 を動作状態とすると転送動作が完了する。

【0069】〔主記憶部101から副記憶部102への データ転送の高速化)図9を参照して説明した主記憶部 101から副記憶部102へのデータ転送においては、 ディジット線増幅動作期間とデータ転送動作期間とが重 30 複しているため、データ転送が遅れがちである。次に、 主記憶部101から測記憶部102へのデータ転送の高 速化を図った本発明の第1実施形態による半導体集積回 路装置の動作について説明する。

【0070】図11は、本発明の第1実施形態による半 導体集積回路装置おける主記憶部101から副記憶部1 02へデータ転送の高速化を図った場合の動作を示すタ イミングチャートである。尚、図11中においては、主 記憶部電源のレベルをVI、主記憶部昇圧電源のレベル をV 1′、中間電位のレベルを1/2V1、データ転送 - バス線のプリチャージレベルをVP、測記憶部電源レベ ルをV2、及び接地レベルをOとしてそれぞれ表してい

【0071】図11では、図1~図7に示された各信号 線上を伝わる信号を図示している。まず、アクティブコ マンド(ACT)がコマンドデコーダ132に入力され たとすると、センスアンプ部制御回路138がディジッ ト線パランスプリチャージ信号線202をローレベルと する。この信号線がローレベルとなると、ディジット線 パランスプリチャージ回路200が非動作状態となる。

内に設けられた主記憶メモリセル110のある行が活性 化され、図9に示したようにワード線172が主記憶部 昇圧電源のレベルV1′に設定される。

【0072】ワード線172がハイレベルとなるとメモ リセル173に記憶された信号がディジット線に読み出 される。そして、センスアンプ部制御回路138はセン スアンプコントロール線208のレベルを主記憶部電源 レベルV1に設定するとともに、センスアンプコントロ ール線210のレベルを接地レベル0に設定する。ここ 08のレベルが主記憶部電源レベルV 1 に設定され、且 つセンスアンプコントロール線210のレベルが接地レ べルのに設定されると、センスアンプ部制御国路138 はディジット線トランスファースイッチ信号線206の レベルをローレベルとし、NMOSトランジスタ22 2、224をオフ状態にし、センスアンプ回路174を ディジット線対170から電気的に切り離す動作を行

【0073】センスアンプコントロール線208のレベ ルが主記憶部電源レベルV1に設定され、且つセンスア 20 -ンプコントロール線210のレベルが接地レベル0に設 定されると、センスアンプ内接点対217間の電位差は 大となり、ディジット総対170間の電位差も徐々に大 となる。このとき、センスアンブ回路174がディジッ ト線対170から電気的に切り離されているので、ディ ジット線対170の増幅は行われないため接地電源線の インピーダンスに対する負荷が図9に示した場合より小。 さくなるため、より早くデータ転送パス線対176から の放電が行われ、必要な差電圧が得られるまでの時間が 短縮される。

【0074】 転送コマンド (PFC) が入力され、セン スアンプ部制御回路138がセンスアンプ部転送スイッ チ信号線204の電圧レベルを主記憶電源レベルV1に 設定するとNMOSトランジスタ218、220がオン 状態となり、センスアンプ内接点対217に保持されて いた信号がデータ転送パス線対176に出力される。こ こで、注目すべきことは、センスアンプ部転送スイッチ 信号線204の電圧レベルが主記憶電源レベルV1に設 定されていることである。

【0075】これは、額述のように、センスアンプ回路 174からデータ転送バス線対176にデータを転送す る場合にセンスアンブ部転送スイッチ信号として主記憶 部昇圧電源を与えるとデータ転送パス線対176の方が センスアンブ回路174内のハイ側接点レベルより低く 設定しているためデータ転送バス線対176のレベルに 引かれてセンスアンプ回路 1.7.4内のハイ側接点レベル が低下し、センスアンプ国路274からデータ転送バス 総対176へのデータ転送能力が低下してしまうのを防 止するためである。

【0076】センスアンプ制御回路138がセンスアン 50 にするとともに、ディジット線トランスファースイッチ

プ部転送スイッチ信号線204の電圧レベルを主記憶電 源レベルV1に設定すると同時に、データ転送バス線制 御回路140はデータ転送バス線制御信号線190のレ ベルをローレベルとしてデータ転送バス線プリチャージ **囲路152を非動作状態とする。センスアンプ回路17** 4からデータ転送バス線対176へ出力された信号はメ モリセル182へ入力される。

【0077】また、上記センスアンプ制御回路138が センスアンプ部転送スイッチ信号線204の電圧レベル で、注意すべきことは、センスアンプコントロール線2 10 を主記憶電源レベルVIに設定してから僅かに遅れて謝 記憶部制御回路142は副記憶メモリセル行コントロー ル線252を接地レベルOとしてPMOSトランジスタ 256,258からなるフリップフロップを非動作状態 にするとともに翻記憶メモリセル行コントロール線25 4を翻記憶部電源レベルV2としてNMOSトランジス タ260、262からなるフリップフロップを非動作状 継にする。

> 【0078】副記憶部制御回路142が翻記憶メモリセ ル行コントロール線252を接地レベル0にし、且つ副 記憶メモリセル行コントロール線254を副記憶部電源 レベルV2にしてから僅かに遅れてデータ転送用翻記憶 行選択線を主記憶部昇圧電源のレベルV1′に設定して NMOSトランジスタ264a、264bからなる後続 国路を開状態とし、データ転送バス線対176上の信号 をメモリセル182内に取り込む。ここで、主記憶部1 0 1から転送されてきたデータを取り込む際にデータ転 送用潮記憶行選択線を主記憶部昇圧電源のレベルV 1 ′ とするのはデータ転送バス線のレベルに対してデータを メモリセル182内に取り込むためのNMOSトランジ 30 スタ264a, 264bのゲート電極に対して適当な昇 圧レベルを得るためである。

【0079】また、データを取り込む場合、データ転送 バス線176は主記憶部101の電源電圧以下の微少差 電位のため、メモリセル182内のトランジスタ25 6,258,260,262が完全にオフする状態にし て取り込み、その後で増幅する必要がある。本実施形態 においては、メモリセル182内に設けられたトランジ スタ256、258,260,262のソース電圧を制 御する潮記憶メモリセル行コントロール線252、25 - 4の電位を図9に示したように、それぞれ接地電位0及 び制記憶部電源レベルV2にすることにより非尊通状態 としてからデータ転送バス線対176上の信号を取り込 むようにしている。メモリセル182内に取り込まれた データは副記憶行コントロール信号線252、254の レベルをそれぞれ測記憶部電源レベルV2、接地レベル 0にすることで保持される。

【0080】以上の動作によって転送動作が終了する。 転送動作が終了するとセンスアンプ部制御回路138は センスアンプ部転送スイッチ信号線204をローレベル

信号206をハイレベルとしディジット線対170の増 輻動作を行う。続いて、プリチャージコマンド(PR E) が入力されるとワード線172がローレベルに設定 され、センスアンプコントロール線208、210が中 間電位1/2V1に設定され、ディジット総パランスプ リチャージ信号線202がハイレベルとなると転送動作 が完了する。尚、複数セグメントを有する場合には、す べてのセグメントに属するディジット線対の増幅動作を 転送動作の終了後に行うようにしてもよい。

【0081】以上、図2に示した簡略化したモデル図に 基づいて、本発明の第1実施形態による半導体集積回路 装置について説明した。上記の実施形態はあくまでも理 解を容易にするためのものであり、本発明は上記実施形 継に制限されない。

【0082】例えば、図12に示す動作も可能である。 図12は、本発明の第1実施形態による半導体集積回路 装置おける主記憶部101から副記憶部102ヘデータ 転送の他の動作例を示すタイミングチャートである。図 12に示したタイミングチャートと図11に示したタイ ミングチャートが異なる主な点は、図12において転送。 コマンド(PFC)が入力された場合にディジット線ト ランスファースイッチ信号総206のレベルをローレベ ルとしてディジット線対170の増幅動作を一時中断し てデータ転送を行うようにした点である。転送動作を終 了した後にディジット線トランスファースイッチ信号線 206のレベルをハイレベルとしてディジット線対17 0の増幅動作を行う点については図11と同様である。

【0083】 図11に示したタイミングチャートでは、 アクティブコマンド(ACT)が入力されてからセンス スファースイッチ信号線206をローレベルにしてセン スアンプ内接点対217をある程度のレベルまで増幅す る。この状態で転送コマンド (PFC) が入力されると 転送動作が開始する。そして、転送動作が終了した後に | 再びディジット線トランスファースイッチ信号線206 のレベルをハイレベルとしてディジット線対170の増 幅を行っている。かかる動作を行う場合には転送コマン ド (PFC) が入力されるまで、ディジット線対170 がセンスアンプ回路174から電気的に切り継された状 態のまま転送動作が終了するまで待っている状態となる 40 ので、転送コマンド(PFC)が入力するタイミングが、 遅い場合には、アクティブコマンド(ACT)が入力さ れてからプリチャージコマンド(PRE)が入力される までの時間に無駄が生ずる。

【0084】図12に示したタイミングチャートの動作 を行った場合には、転送コマンド (PFC) が入力され るタイミングによってはデータ転送動作を開始する前に ディジット線対170の増幅動作を行うことができる場 合があるので、転送コマンド(PFC)が入力するタイ ミングが遅い場合には、アクティブコマンド(ACT)

が入力されてからプリチャージコマンド(PRE)が入 力されるまでの時間をより有効に用いることができる。 【0085】また、図13に示す動作も可能である。図 13は、本発明の第1実施形態による半導体集積回路装 置おける主記憶部101から副記憶部102ヘデータ転 送の他の動作例を示すタイミングチャートである。図1 3に示したタイミングチャートと図11に示したタイミ ングチャートはほぼ阿様であるが、図13に示したタイ ミングチャートにおいては、動作開始命令たるアクティ 10 プコマンド (ACT) と転送動作命令たる転送コマンド (PFC) とを1コマンドとしている。アクティブコマ ンド(ACT)と転送コマンド(PFC)とを1コマン ドとすることで、アクティブコマンド(ACT)が入力 されてからデータ転送動作が終了するまでを内部的に最 適なタイミングに設定して動作させることができるため より有効に時間を使うことができ、その結果動作周波数 (CLKの周波数)を上げた場合に極めて好適である。 【0086】〈第2実施形態〉本発明の第2実施形態に

よる半導体集積回路装置の基本構成及びそのブロック図 20 は図1に示した第1実施形態による半導体集積回路の基 本構成及びそのブロック図と基本的には同一である。本 発明の第2実施形態による半導体集積回路が本発明の第 1 実施形態による半導体集積回路と異なる点は、主記憶 部101の行が複数の行に分割されている点である。以 下、主記憶部101が複数の行に分割された構成を複数 のセグメントに分割された構成と称する。

【0087】(1)モデル図

次に、本発明の第2実施形態において、主記憶メモリセ ル110と翻記憶メモリセル120との間で行われるデ アンプ活性化を含む一連の動作中にディジット線トラン 30 一タ転送について説明する。図14は、図1中の主記憶 メモリセル110と翻記憶メモリセル120との第2実 施形態による接続関係を簡略化して示した図である。 尚、図14では測記憶部102のメモリセル列と1つに 対して、主記憶部101のセンスアンブ回路2つを対応 させている。しかし、本発明は図14に示した構成に限 定される訳ではなく、例えば主記憶部101の隣接する。 複数台のセンスアンプ国路に対して1つの副記憶部メモ リセル列が対応している構成(複数セグメント)であっ

> 【0088】本実施形態において、複数セグメントに分 割する理由は、データ転送バス線150を主記憶センス。 アンプ回路300内の各々のセンスアンプ回路に対応さ せて設けると、メモリセルアレイ上のデータ転送バス線 150のレイアウトビッチが狭くなり、製造が困難とな るため、データ転送バス線150の配線ビッチを緩和す るためである。セグメントの数は2又は4が好ましい。 セグメントに分割することにより、例えば、主記憶メモ リ説110の規模が増大した場合、例えば2倍、4倍に 増大した場合でも、セグメントの分割数を2又は4に増 50 大するだけでよい。すなわち、データ転送バス線対17

6の対の数、データ転送バス線プリチャージ回路15 2、及び翻記憶メモリセル120の規模を大きくする必 要がない。

【0089】以下、図14に示したモデル図について詳 細に説明する。図14において、110は主記憶メモリ セルであり、ディジット線対170a、170bと主記 億行デコーダ112に接続されたワード線172とが複 数交差して配置されており、その交点にはメモリセル1 73a. 173bが形成されている。尚、图14に示さ れた主記憶メモリセル110と図2に示された主記憶メ モリセル110とを比較すると、メモリセル及びディジ ット線に付されている符号が異なる。これは、メモリセ ル及びディジット線が異なるセグメントに属するという 説明を行う便宜のためであり、構成自体が異なる訳では ない。ただし、データ転送バス線150の本数が図2の 場合と同様ならば図14中の主記憶メモリセル110の 規模は、図2に示した主記憶メモリセルの2倍となって いる。本実施形態においては、セグメントの分割数が2 である場合を例に挙げて説明する。

憶センスアンブ回路300内のセンスアンブ回路174 a. 174bにそれぞれ接続されている。尚、図14に 示した主記憶センスアンプ回路300は基本的な構成に おいては、図2に示した主記憶センスアンプ回路114 と同一であるが、センスアンプ回路174aとセンスア ンプ回路174bとが複数のセグメントに分割され、同 一のデータ転送バス線対176に接続されている点にお いで異なる。

【0091】センスアンプ回路174a、174bは主 70 bに対応して複数設けられている。尚、ディジット 線170a, 170b、メモリセル173a, 173 b、及びセンスアンプ回路174a, 174bを符号 "a", "b"を用いて区別しているが、これは、各々 が異なるセグメント(本実施形態においては2つのセグ メント構成を例として挙げている) に属することを意味 し、各々の構成が変わることを意味しない。尚、図14 において、詳細な図示は省略しているが、隣接するセン スアンプ回路は異なるセグメントに属している。

【0092】データ転送バス線プリチャージ囲路152 内には各データ転送バス線対176に対応してプリチャ ージ回路152が設けられている。このブリチャージ回 路178もデータ転送パス線対176の数だけ設けられ ている。副記憶メモリセル120は、図14に示したよ うに、複数の翻記憶メモリセル行180からなり、各々 の翻記憶メモリセル行180にはデータ転送パス線対1 7.6に対応してメモリセル182が設けられている。 尚、上述したように、図14はあくまでも本実施形態の 理解を容易にするために簡略化して記載した図であるこ

バス線プリチャージ回路152及び副記憶メモリセル行 180の内部構成については、第1実施形態と同様であ るので説明を省略する。また、本実施形態においても、 図1に示したデータ転パス線プリチャージ電源回路15 4が設けられている。

【0093】次に、図14に示した主記憶センスアンプ 国路300の内部構成について詳細に説明する。

〔主記憶センスアンプ回路300〕図15は、主記憶セ ンスアンプ回路300の構成等を示す図であり、図1又 10 は図14に示された部材と同一部材については同一の符 号を付してある。尚、図5に示した第1実施形態の主記 億センスアンブ回路114では、ディジット線バランス プリチャージ回路200をセンスアンプ回路174外の 構成として説明しているが、本実施形態では、ディジッ ト線パランスブリチャージ回路がセンスアンブ回路内に 設けられている場合について説明する。図15に示され たように、ディジット線対170aにほセンスアンプ回 路174aが設けられ、ディジット線対170bにはセ ンスアンプ回路174bが設けられている。ディジット 【0090】ディジット線対170a、170bは主記 20 線対170a及びセンスアンプ国路174aとディジッ ト線対170b及びセンスアンブ回路174bとは、異 なるセグメントに興する。

【0094】センスアンプ回路174a、174bに は、NMOSトランジスタ310, 312, 314から なるディジット線パランスプリチャージ囲路及びフリッ プフロップ回路が設けられている。このフリップフロッ プ回路はPMOSトランジスタ210.212及びNM OSトランジスタ214、216で構成される。更に、 センスアンプ回路174a、174bには、ディジット 記憶メモリセル110内のディジット線対170a、1 30 線対170a及びデータ転送パス線対176、ディジッ ト線対170b及びデータ転送バス線対176をそれぞ れ接続する接続回路が設けられている。この接続回路 は、NMOSトランジスタ218,220によって構成 される。ディジット線対170a、170b各々に設け られたNMOSトランジスタ222、224はセンスア ンプ回路174a、174bをディジット線対170 a、170もそれぞれから切り離すために設けられるス イッチ用のトランジスタである。

【0095】また、センスアンプ部制御囲路302は、 40 図5中のセンスアンブ部制御回路138に相当する部材 であるが、本実施形態においては2つのセグメントに分 割しているため動作が異なる。図15中のセンスアンプ 部制御回路302と図5中のセンスアンブ部制御回路1 3.8 との主な相違点は、データ転送時において、センス アンプ問路174aが属するセグメント(以下、第1セ グメントと称する)又はセンスアンプ回路1745が麗 するセグメント(以下、第2セグメントと称する)の何 れか一方のセグメント内のセンスアンブ回路をデータ転 送バス線対176にデータ転送可能なように接続する点 とに留意すべきである。尚、図14に示したデータ転送 50 である。つまり、データ転送を行う際には、第1セグメ

ント内のセンスアンブ回路と第2セグメント内のセンス アンプ国路とが同時にデータ転送バス線対176に接続 されることはない。

【0096】センスアンプ部制御回路302には、セン スアンプ回路174a、174b内に設けられたディジ ット線パランスプリチャージ回路各々が接続されたディ ジット線バランスプリチャージ信号線202a,202 bが接続されている他、ディジット線トランスファース イッチ信号線206、センスアンプ部転送スイッチ信号 08a, 208b、センスアンプコントロール線210 a. 210bが接続されている。

【0097】上記ディジット線パランスプリチャージ僧 号線202a, 202bは、ディジット線バランスプリ チャージ問路におけるブリチャージレベルを制御する制 御信号をセンスアンプ部制御田路302からディジット 線パランスプリチャージ団路へ伝達するものであり、デ ィジット線トランスファースイッチ信号線206は、セ ンスアンプ回路 1 7 4 a, 1 7 4 b をディジット線対 1 制御する制御信号をNMOSトランジスタ222,22 4へ伝達するためのものである。

【0098】また、センスアンプ部転送スイッチ信号線 204a, 204bは、センスアンブ回路174a, 1 7.4 もにそれぞれ取り込まれ、センスアンプ内接点対2 17によってセンスアンプされた信号をデータ転送バス 線対176に出力するか否か、又はデータ転送バス線対 176を介して転送される信号をセンスアンプ回路17 4内部に取り込むか否かを制御する制御信号を伝達する ものである。

【0099】本実施形態における半導体集積回路装置 は、データ転送に関し、一度のデータ転送で1024ビ ットの単位で行われる。この場合、低消費電力を図るた めに信号のレベルを抑え、主記憶部101に供給される 電源電圧の10%以下程度としている。このように、信 号のレベルが低いため、例えば図1.4に示すセンスアン プ回路174a, 174bに信号を取り込む際、データ バス転送バス線の初期電位を主記憶部101の電源電圧 とすると、センスアンプ部制御回路302からセンスア ンプ部転送スイッチ信号線204a、204bを介して NMOSトランジスタ218、220によって構成され る接続回路へ供給されるセンスアンブ部転送スイッチ信 号のレベルはより高い電圧に設定する必要がある。従っ て、昇圧レベルを緩和するために、データ転送バス線対 176の非転送時のプリチャージレベルを主記億部の電 源電圧以下の中間電位としている。中間電位としては例 えば主記憶部の電源電圧の半分の値が用いられる。

【0100】また、この中間電位は図4に示したデータ 転送パス線プリチャージ電源回路154ヘデータ転送パ ス線レベル基準遺位を与えることによって生成されてお 30 ベルとなると、第1セグメントに属するセンスアンプ回

り、独立した電源から上記中間電位が生成されるので、 他の回路素子の動作による電源電圧の変動練音がデータ 転送バス線対176に影響を及ぼさないようにしてい

【0101】また、センスアンプコントロール線208 a. 208bは、PMOSトランジスタ210. 212 からなるフリップフロップの増幅率を制御する制御信号 を伝達するものであり、センスアンプコントロール線2 10a. 210bは、NMOSトランジスタ214. 2 線204a.204b、センスアンプコントロール線2 10 16からなるフリップフロップの増幅率を制御する制御 信号を伝達するものである。

【0102】尚、上述したように、本実施形態において は、センスアンプ国路174aに対してセンスアンプコ ントロール線208a,210a及びディジット線バラ ンスプリチャージ信号線202aを設け、センスアンブ 厨路174bに対してセンスアンブコントロール線20 8 b. 2 1 0 b 及びディジット線パランスプリチャージ 信号線202bを設け、第1セグメントに属するセンス アンプ回路174aと第2セグメントに属するセンスア 70a、170b各々から切り離すか又は接続するかを 20 ンプ回路174bとを別傷に制御している。これは、上 述したように、異なるセグメントに属するセンスアンプ 回路をデータ転送バス線対176に同時に接続しないよ う制御する必要があるためである。また、これ以外の理 由として、特に副記憶部102から主記憶部101ペデ ータを転送する時には、非転送状態となっているセグメ ントに属するセンスアンプ回路は主記憶メモリセル内の メモリセルに記憶されている信号を増幅する必要があ り、転送状態となっているセグメントに履するセンスア ンプ回路はデータ転送バス線によって転送されたデータ 30 を増幅する必要があるからである。

【0103】(2)動作

次に、上記構成における本発明の第2実施形態による半 導体集積回路装置の動作について説明する。尚、主記憶 部電源のレベルをVI、主記憶部昇圧電源のレベルをV 1′、中間電位のレベルを1/2 V 1、データ転送バス 線のプリチャージレベルをVP、副記憶部電源レベルを V2、及び接地レベルを0として説明する。

【0104】〔主記憶部101から副記憶部102への データ転送)まず。アクティブコマンド (ACT) がコ マンドデコーダ132に入力されたとすると、センスア ンプ部制御回路302がディジット線パランスプリチャ ージ信号線202a、202bをローレベルとする。デ ィジット線パランスブリチャージ信号線202a、20 2 b を共にローレベルとするのは、メモリセル173 a 及びメモリセル173bの信号を共に増幅するためであ る。ただし、後述するように、データ転送の際にはセン スアンプ国路174a、174bの何れか一方のみがデ ータ転送バス線対176に接続される。ディジット線バ ランスプリチャージ信号線202a、202bがローレ

路内のディジット線バランスプリチャージ回路が非動作 状態となる。次に、主記憶行デコーダ112によって主 記憶部101内に設けられた主記憶メモリセル110の ある行が活性化され、ワード線172が主記憶部昇圧電 源のレベルV1′に設定される。

【0 1 0 5】ワード線172がハイレベルとなると、メ モリセル173aに記憶された信号がディジット線対1 70aを介してディジット線パランスプリチャージ回路 に入力される。そして、センスアンプ部制御団路302 憶部電源レベルVIに設定するとともに、センスアンプ コントロール線2 I O a のレベルを接地レベル O に設定 する。

【0106】センスアンプコントロール線208aのレ ベルが主記憶部電源レベルVIに設定され、且つセンス アンプコントロール線210bのレベルが接地レベル0 に設定されると、センスアンプ内接点対217間の電位 差は大となり、ディジット線対170a側の電位差も徐 々に大となる。この状態で転送コマンド(PFC)が入 力されると、センスアンプ部制御回路302がセンスアー ンプ部転送スイッチ信号204aの電圧レベルを主記憶 部電源レベルV1に設定し、NMOSトランジスタ21 8.220がオン状態となり、センスアンプ内接点対2 17に保持されていた信号がデータ転送バス線対176 に出力される。ここで、注目すべきことは、センスアン プ部転送スイッチ信号線204の電圧レベルが主記憶電 源レベルV 1に設定されていることである。

【0107】 これは、前述のように、センスアンプ回路 174からデータ転送バス線対176にデータを転送す る場合にセンスアンプ部転送スイッチ信号として主記憶 30 部昇圧電源を与えるとデータ転送バス線対176の方が センスアンプ回路174内のハイ側接点レベルより低く 設定しているためデータ転送バス線対176のレベルに 引かれてセンスアンプ四路174内のハイ側接点レベル が低下し、センスアンプ回路274からデータ転送パス 線対176へのデータ転送能力が低下してしまうのを防 止するためである。このようにして、第1セグメントに 属するセンスアンプ回路がデータ転送パス線対176に 接続され、データの転送が行われる。

【0108】センスアンプ制御回路302がセンスアン プ部転送スイッチ信号線204aの電圧レベルを主記憶 電源レベルV目に設定すると同時に、データ転送パス線 制御回路140はデータ転送バス線制御信号線190の レベルをローレベルとしてデータ転送バス線プリチャー ジ回路152を非動作状態とする。センスアンプ回路1 7 4 a からデータ転送バス線対1 7 6 へ出力された信号 は翻記憶メモリセル182へ入力される。

【0109】また、上記センスアンプ制御回路302が センスアンプ部転送スイッチ信号線204aの電圧レベ ルを主記憶電源レベルV1に設定してから僅かに遅れて 50 る。

網記憶部制御回路142は副記憶メモリセル行コントロ ール線252を接地レベル0としてPMOSトランジス タ256、258からなるフリップフロップを非動作状 態にするとともに翻記憶メモリセル行コントロール線2 54を翻記憶部電源レベルV2としてNMOSトランジ スタ260、262からなるフリップフロップを非動作 状態にする。

【0110】副記憶部制御開路142が副記憶メモリセ ル行コントロール線252を接地レベル0にし、且つ副 はセンスアンプコントロール線208aのレベルを主記 10 記憶メモリセル行コントロール線254を翻記憶部電源 レベルV2にしてから僅かに遅れてデータ転送用副記憶 行選択線を主記憶部昇圧電源のレベルV1'に設定して NMOSトランジスタ264a,264bからなる接続 国路を開状態とし、データ転送パス線対176上の信号 をメモリセル182内に取り込む。ここで、主記憶部1 0.1から転送されてきたデータを取り込む際にデータ転 送用副記憶行選択線を主記憶部昇圧電源のレベルVI′ とするのはデータ転送バス線のレベルに対してデータを メモリセル182内に取り込むためのNMOSトランジ 20 スタ264a、264bのゲート電極に対して適当な昇 圧レベルを得るためである。

> 【0111】また、データを取り込む場合、データ転送 バス線176は主記憶部101の電源電圧以下の微少差 電位のため、メモリセル182内のトランジスタ25 6,258,260,262が完全にオフする状態にし て取り込み、その後で増幅する必要がある。本実施形態 においては、メモリセル182内に設けられたトランジ スタ256、258、260、262のソース電圧を制 御する翻記憶メモリセル行コントロール線252、25 - 4の電位を、それぞれ接地電位の及び創記憶部電源レベ ルV2にすることにより非導通状態としてからデータ転 送バス線対176上の信号を取り込むようにしている。 メモリセル182内に取り込まれたデータは副記憶行コ ントロール信号線252、254のレベルをそれぞれ副 記憶部電源レベルV2、接地レベル0にすることで保持 される。

【0112】以上の動作によって転送動作が終了する。 転送終了後データ転送バス線制御信号線190のレベル は主記憶部昇圧電源のレベルV1'となりデータ転送バ - 40 - ス線がプリチャージされる。続いてブリチャージコマン ド(PRE)が入力されるとワード線172がローレベ。 ルに設定され、センスアンプコントロール線208.2 10が中間電位1/2V1に設定され、ディジット線バ ランスプリチャージ信号線202a、202bがハイレ ベルとなる。尚、ここで注目すべきことは、転送動作が 完了し、非転送状態となるとデータ転送バス線対176 は主記憶部の電源電圧以下の中間電位にプリチャージさ れる点で、このような値に設定することによりデータ転 送用顔記憶行選択線の昇圧レベルを緩和することができ

【0113】続いて、主記憶部101から翻記憶部10 2 ヘデータを転送する場合には、センスアンプ部制御回 路302がディジット線バランスプリチャージ信号線2 025、センスアンブコントロール線2085、210 b. センスアンプ部転送スイッチ信号線204bを介し て第2セグメントに属するセンスアンプ国路に制御信号 を出力して、第2セグメントに属するセンスアンプ回路 のみをデータ転送バス線対176に接続することによっ て、以上説明した動作と同様の動作を行ってデータ転送 を行う。

【0114】 (翻記憶部102から主記憶部101への データ転送〕図16は、本発明の第2実施形態による半 尊体集積回路装置における副記憶部102から主記憶部 101ヘデータ転送を行う際の動作を示すタイミングチ ャートである。尚、図16中においては、図9と同様に 主記憶部電源のレベルをV1、主記憶部昇圧電源のレベ ルをV1′、中間電位のレベルを1/2V1、データ転 送バス線のプリチャージレベルをVP、刷記憶部電源レ ベルをV2、及び接地レベルをひとしてそれぞれ表して

【0115】図16では、図1、図14、図15に示さ れた各信号線上を伝わる信号を図示している。まず、R ST、ACTの連続コマンドによる転送命令がコマンド デコーダ132に入力されたとすると、データ転送バス 級制御団路140がデータバス線制御信号線190のレ ベルを主記憶部昇圧電源のレベルV 1'からローレベル に設定し、プリチャージ回路178を非動作状態とす。 る。続いて制記憶部制御回路142がデータ転送用制記 億行選択線250を主記億電源レベルV1とする。

転送用創記憶行選択線250を主記憶電源レベルV1と するのは、副記憶部102に供給される電源電圧が高速 動作の要求から主記憶部101の電源電圧よりも高い電 圧であるため測記憶メモリセル120から主記憶部10 1のセンスアンプ回路174にデータを転送する場合。 データ転送用測記憶行選択線250上に主記憶部昇圧電 - 瀬のレベルを与えるとデータ転送パス線対176の電圧 レベルが主記憶部電源のレベルより高い電圧に充電され てしまうおそれがあるのを防止するためである。

【0117】データ転送用調記憶行選択線250が主記 僚電源レベルV1に設定されると、接続回路を構成する NMOSトランジスタ264a、264bがオン状態と なりPMOSトランジスタ256、258及びNMOS トランジスタ260、262からなるフリップフロップ 国路に記憶されている信号がデータ転送パス線対176 へ出力される。

【0118】続いて、センスアンプ部制御団路302が ディジット線バランスプリチャージ信号線202bのレ ベルをローレベルとし、第2セグメントに属するセンス アンプ国路1746内のディジット線バランスプリチャ 50 は、メモリセル1736の信号が極めて饗園であるため

ージ回路を非動作状態とする。一方、センスアンプ部制 御回路302は、ディジット線バランスプリチャージ信 号線202aのレベルをハイレベルに維持してバランス ブリチャージを維持する。これは、転送状態にある第1 セグメント内のセンスアンブ回路174aにおいては、 メモリセル173aの信号を増幅しないため、また、逆 に隣接する非転送状態にある第2セグメントに属するセ ンスアンプ回路174bからの維音によってセンスアン プ内接直対に不必要な電位差が生じないようにするため 10 である。次に、主記憶行デコーダ112がワード線17 2のレベルを主記憶部界圧電源レベルV1'に設定す

【0119】以上の設定が終了すると、センスアンプ部 舗御回路302は、ディジット線トランスファースイッ チ信号線206のレベルをローレベルとし、ディジット 線対170 a と転送状態にある第1セグメントに属する センスアンプ回路174aとを、ディジット線対170 bと第2セグメントに属するセンスアンプ回路174b とをそれぞれ電気的に分離する。これは、データ転送バ 20 ス線対176からみたセンスアンプ回路174aの負荷 を、ディジット線対170aとセンスアンブ回路174 aとを電気的に分離することで小さくしてデータの取り 込み時間の短縮を図るためである。また、センスアンプ 部制御回路302は、センスアンブ部コントロール線2 08 a のレベルを中間筆位 1 / 2 V 1 から接地レベル 0 に設定するとともに、センスアンプ部コントロール線2 10aのレベルを中間電位1/2V1から主記憶電源レ ベルVIに設定する。

【0120】更に、センスアンプ部制御回路302はセ 【0116】ここで、謝記憶部制御回路142がデータ 30 ンスアンブ部コントロール線208bのレベルを中間電 位1/2 V 1から主記憶電源レベル V 1 に設定するとと もに、センスアンプ部コントロール線2105のレベル を中間電位1/2V1から接地レベル0に設定する。セ ンスアンプ部制御回路302が、センスアンプ部コント ロール線2086のレベルを主記憶電源レベルV1に設 定するとともに、センスアンプ部コントロール線210 bのレベルを接地レベルOに設定するのは、第2セグメ ントは非転送状態に設定されるので、メモリセル173 bの信号を増幅する必要があるからである。

> 【0121】この状態においては、メモリセル1736 の信号が、非転送状態にあるセグメントに属するセンス アンプ回路174bにおいて増幅されている状態であ り、まだ転送状態にあるセグメントに属するセンスアン プ回路 174 a には、制記憶部 102内のメモリセル 1 82からのデータがデータ転送バス線対176を介して 取り込まれていない。

【0122】このように、データ転送動作を行う前に、 非転送状態にあるセグメント内のセンスアンプ回路 1.7 4 bにおいてメモリセル 1 7 3 b の信号を増幅するの

に、他の回路からの雑音による誤動作を防止するためで ある。つまり、測記憶部102からセンスアンプ回路1 7 4 a にデータが転送される際及び増幅される際に発生 する雑音が、非転送状態にあるセグメントに属するセン スアンプ回路1746のメモリセル1736の信号の増 輻動作に影響を与えないようにするためである。

【0123】非転送状態にあるセグメントに属するセン スアンプ回路174bがメモリセル173bの信号の増 幅を行っている途中で、顕記憶部制御回路142がデー タ転送用副記憶行選択線250のレベルをローレベルと し、副記憶部102内のメモリセル182とデータ転送 バス線対176とを電気的に切り離す。続いて、非転送 状態にある第2セグメントに属するセンスアンプ回路1 74 bによってある程度メモリセル173 bの信号が増 欄されると、センスアンプ部制御回路302はディジッ ト線パランスプリチャージ信号線202aのレベルをロ ーレベルに設定して第1セグメントに属するセンスアン プ国路内のディジット線バランスプリチャージ国路を非 動作状態にする。また、センスアンプ部制御回路302 ルを主記憶部昇圧電源レベルV 1 に設定してNMOS トランジスタ218、220からなる接続回路を開状態 にしてデータ転送バス線対176からデータをセンスア ンプ国路174a内に取り込む。

【0124】ここで、センスアンプ部転送スイッチ信号 線204のレベルを主記憶部昇圧電源レベルV1'とす。 るのはデータ転送バス線のレベルに対してデータをセン スアンプ回路174内に取り込むためのNMOSトラン ジスタ218,220のゲート電極に対して適当な算圧 においては、センスアンプ回路174内に設けられたト ランジスタ210, 212, 214, 216のソース電 圧を制御するセンスアンプコントロール線208、21 のの電位を制御してこれらを非導通状態としてからデー タ転送バス線対176上の信号を取り込むようにしてい る。さらに、データ転送バス線対176からデータを取 り込む時点において、ディジット線トランスファースイ ッチ信号線206のレベルはローレベルとなっており。 センスアンプ回路174aとディジット線対170aと が電気的に切り離されているので、短時間でデータ取り 込みが行える。

【0125】データの取り込みが終了すると、センスア ンプ部制御田路302は、センスアンブ部転送スイッチ 信号線204aのレベルをローレベルとし、転送状態に ある第1セグメントに属するセンスアンプ回路174a をデータ転送バス線対176から電気的に切り離す。ま た、センスアンプ部制御回路302はセンスアンプコン トロール線208aのレベルを主記憶電源レベルV1に 一設定し、センスアンプコントロール線210aのレベル を接地レベル0に設定する。次に、データ転送バス線網 50 であるという効果がある。

御回路140がデータ転送バス線制御信号線190のレ ベルを主記憶部昇狂電源レベルV1′に設定する。以上 の動作によって転送動作が終了する。

【0126】この状態で、センスアンプ部制御回路30 2は、ディジット総トランスファースイッチ信号線20 6のレベルをハイレベルとし、第1セグメントに属する センスアンプ回路174aとディジット線対170aと を、第2セグメントに属するセンスアンプ回路174b とディジット線対170bとをそれぞれ電気的に接続す 10 る。センスアンプ国路174aに取り込まれた信号はP MOSトランジスタ210、212からなるフリップフ ロップ及びNMOSトランジスタ214,216からな るフリップフロップによって増幅され、図16に示した ように、センスアンプ内接点対217間の電位差は大と なり、ディジット線対1.70a間の電位差も徐々に大と なる。ディジット線対170aのデータは主記憶メモリ セル110に取り込まれる。続いてプリチャージコマン ド(PRE)が入力されると主記憶行デコーダー12が ワード線172をローレベルにするとともに、センスア は、センスアンプ部転送スイッチ信号線204aのレベ 20 ンプ祭網御回路302がセンスアンプコントロール線2 08a、2086のレベル及びセンスアンブコントロー ル総210a、210bのレベルを中間電位中間電位レ ベル1/2 V 1 に設定する。センスアンプ部制御網路3 02はディジット線バランスプリチャージ信号線202 a. 202bをハイレベルとしてディジット線パランス プリチャージ回路を動作状態とすると転送動作が完了す న్య

[0127]

【発明の効果】以上、説明したように、本発明によれ レベルを与える必要があるからである。茜、本実施形態 30 ば、主記憶部とキャッシュメモリとして機能する湖記憶 部とを有し、前記主記憶部と前記測記憶部との間に設け られたデータ転送パス線を介して双方向のデータ転送が 可能なように構成された半導体集積回路装置であって、 非データ転送時に、前記主記憶部に供給する電源電圧よ り低いレベルの電圧を前記データ転送バス線に対して供 給する電源手段を備えたので、内部で発生するノイズを 有効に抑えながら安定的に動作することができるという 効果がある。また、主記憶部から副記憶部へのデータ転 送時又は副記憶部から主記憶部へのデータ転送時におい 40 で、センスアンプ回路とデータ転送バス線を接続する接 続回路及びメモリセルとデータ転送パス線を接続する接 続回路に供給する電圧を変化するようにしたので異なる 動作電圧で動作する主記憶部と副記憶部とのデータ転送 を効率的に行うことができるという効果がある。更に、 センスアンプ回路内に取り込んだデータの暗幅動作と、 センスアンプ回路と前記主記憶部メモリセルとを電気的 に絶縁するタイミングを調整したり、動作開始命令と転 送動作開始命令との入力タイミングを同一とすること で、動作周波数が高くなった場合であっても対応が可能

【図面の簡単な説明】

【図1】 本発明の第1実施形態による半導体記憶装置 の全体の構成を機略的に示すプロック図である。

【図2】 図1中の主記憶メモリセル110と翻記憶メ モリセル120との第1実施形態による接続関係を簡略 化して示した図である。

【図3】 データ転送パス総プリチャージ問路152の 内部構成を示す図であり、図1又は図2に示した部材と 同一の部材については同一の符号が付してある。

の内部構成を示す図である。

【図5】 主記憶センスアンプ回路114の構成等を示 す図である。

【図6】 センスアンブ部制御回路138内に設けられ たセンスアンブ部転送スイッチ信号生成回路230の構 成を示す図である。

【図7】 副記憶メモリセル行180の内部構成等を示 す図である。

【図8】 副記憶部制御回路142内に設けられたデー タ転送用副記憶行選択線生成同路280の構成を示す図 20 101 である。

【図9】 本発明の第1実施形態による半導体集積回路 装置における主記憶部101から測記憶部102ヘデー タ転送を行う際の動作を示すタイミングチャートであ ను..

【図10】 本発明の第1実施形態による半導体集積回 路装置における測記憶部102から主記憶部101ヘデ ータ転送を行う際の動作を示すタイミングチャートであ శు..

【図11】 本発明の第1実施形態による半導体集積回 30 210,212,256,258 路装置おける主記憶部101から測記憶部102ペデー タ転送の高速化を図った場合の動作を示すタイミングチ ヤートである。

【図12】 本発明の第1実施形態による半導体集務回 路装置おける主記憶部101から測記憶部102ヘデー タ転送の他の動作例を示すタイミングチャートである。

【図13】 本発明の第1実施形態による半導体集積回 路装置おける主記憶部101から制記憶部102ヘデー タ転送の他の動作例を示すタイミングチャートである。

【図14】 図1中の主記憶メモリセル110と翻記憶 メモリセル120との第2実施形態による接続関係を簡 略化して乗した図である。

【図15】 主記憶センスアンプ回路300の構成等を 示す図である。

【図16】 本発明の第2実施形態による半導体集積回 【麗4】 データ転バス線ブリチャージ電源回路154 10 路装置における翻記憶部102から主記憶部101ヘデ ータ転送を行う際の動作を示すタイミングチャートであ

> 【図17】 CDRAMのメモリアレイ部の構成の一例 を概略的に示す図である。

> 【図18】 双方向転送ゲート回路9203の詳細な構 成を示す図である。

> 【図19】 双方向転送ゲート回路9203の詳細な構 成を示す図である。

【符号の説明】

主記憶部

102 部記憶部

データ転送パス線プリチャージ電源回路(電 1.5.2 源手段)

176 データ転送バス線対

174 センスアンプ回路

150 データ転送バス線

138 センスアンプ部制御回路

182 メモリセル


1.4.2

PMOSトランジ スタ (トランジスタ)


214, 216, 260, 262 NMOSトランジ スタ(トランジスタ)

222,224 NMOSトランジスタ (スイッチ季 £(#)


[84]




[[8]]




[32]




[[83]




[35]




[186]




[37]




[88]




[29]




[1810]




[[11]]




[1812]




[#13]




[314]




[8015]



[816]





[819]

